Вычислительная эффективность моделей мемристора в задаче моделирования синаптического массива аппаратной спайковой нейросети

Abstract

Для ускорения и удешевления разработки нейроморфных устройств с применением мемристоров необходимо использовать моделирование. В отличие от подробных физико-математических моделей мемристоров, требующих большого времени расчета из-за наличия большого числа дифференциальных уравнений в частных производных, существуют компактные модели, содержащие сокращенное число уравнений. Из-за большого количества мемристоров в синаптических массивах аппаратных нейросетей к моделям мемристоров предъявляются повышенные требования в части вычислительной эффективности для сокращения времени расчета. В работе методами численного моделирования в симуляторе электрических схем LTspice исследованы точность воспроизведения экспериментальной вольт-амперной характеристики и время расчета моделей с использованием гладких и кусочно-линейных функций. Точность моделей определена количественно с использованием средней квадратной ошибки, среднеквадратической ошибки и коэффициента детерминации. Время расчета оценено путем усреднения по десяти моделированиям синаптических массивов с различным количеством ячеек. Для модели, использующей гладкие функции, обнаружено наличие оптимального количества параметров, при котором наблюдается наименьшее отклонение модельной и экспериментальной вольт-амперных кривых. Исходя из баланса точности и времени расчета моделирования синаптических массивов аппаратной спайковой нейронной сети показано, что наиболее вычислительно эффективными моделями являются кусочно-линейные модели мемристора.

To accelerate and reduce the cost of developing neuromorphic devices using memristors, simulation is essential. Unlike detailed physical and mathematical models of memristors, which require extensive calculation time due to the large number of partial differential equations, compact models containing a reduced number of equations exist. Due to the large number of memristors in synaptic arrays of hardware neural networks, memristor models must meet increased computational efficiency requirements to reduce calculation time. In this study, numerical simulations using the LTspice electrical circuit simulator were conducted to study the accuracy of reproducing the experimental current-voltage characteristics and the calculation time of models using smooth and piecewise linear functions. Model accuracy was quantified using the mean squared error, root mean squared error, and determination coefficient. Computation time was estimated by averaging over ten simulations of synaptic arrays with varying cell counts. For a model using smooth functions, an optimal number of parameters was found that yields the smallest deviation between the model and experimental current-voltage curves. Based on the balance between accuracy and computation time for simulating synaptic arrays in a hardware spiking neural network, piecewise linear memristor models were shown to be the most computationally efficient.