| Поле DC | Значение | Язык |
|---|
| dc.contributor.advisor | Удовиченко, С. Ю. | ru |
| dc.contributor.author | Бусыгин, А. Н. | ru |
| dc.date.accessioned | 2019-08-09T05:08:00Z | - |
| dc.date.available | 2019-08-09T05:08:00Z | - |
| dc.date.issued | 2017 | - |
| dc.identifier.citation | Бусыгин, Александр Николаевич. Электрические схемы и топология ячеек памяти на базе мемристоров для сверхбольших матриц : магистерская диссертация студента 2 курса очной формы обучения по направлению 03.04.02 Физика, магистерская программа "Техническая физика в нефтегазовых технологиях" / А. Н. Бусыгин; научный руководитель С. Ю. Удовиченко; автор рецензии А. М. Решетников; Тюменский государственный университет, Физико-технический институт. – Тюмень, 2017. – 78 с.: рис., табл. – Библиогр.: с. 73-78. – Согласие от 16.06.2017 на размещение ВКР магистра Бусыгина А. Н. | ru |
| dc.identifier.uri | https://elib.utmn.ru/jspui/handle/ru-tsu/11707 | - |
| dc.description.abstract | В работе рассматривается применение нового элемента наноэлектроники – мемристора в качестве запоминающего элемента в составе матрицы запоминающего устройства и логической матрицы. Целью работы является разработка ячеек памяти на базе мемристоров. В ходе разработки были учтены типовые недостатки, характерные для существующих электрических схем запоминающих устройств с участием мемристоров, разработаны два вида ячеек на базе мемристоров для использования в составе запоминающих матриц. Работоспособность разработанных ячеек и матриц на их основе была проверена путем моделирования в программе-симуляторе электронных интегральных схем LTspice. Предложена топология разработанных матриц, технология изготовления которой может быть реализована на существующем оборудовании, применяемом при создании КМОП электроники. | ru |
| dc.format.mimetype | application/pdf | en |
| dc.language.iso | ru | en |
| dc.rights | Предоставлено автором на условиях простой неисключительной лицензии | ru |
| dc.subject | наноэлектроника | ru |
| dc.subject | электрические схемы | ru |
| dc.subject | эквивалентные схемы | ru |
| dc.subject | мемристоры | ru |
| dc.subject | электрическая схема ячейки | ru |
| dc.subject | матрицы | ru |
| dc.subject | магистерская диссертация | ru |
| dc.title | Электрические схемы и топология ячеек памяти на базе мемристоров для сверхбольших матриц | ru |
| dc.type | Master's thesis | en |
| dc.type | info:eu-repo/semantics/publishedVersion | en |
| dc.type | info:eu-repo/semantics/masterThesis | en |
| local.contributor.department | Физико-технический институт | ru |
| local.contributor.subdepartment | Кафедра механики многофазных систем | ru |
| local.thesis.level | Магистр | ru |
| local.identifier.uuid | de08d1ec-1073-40a3-bb31-8bae34cfed70 | - |
| local.identifier.uuid | de08d1ec-1073-40a3-bb31-8bae34cfed70 | |
| local.thesis.discipline | 03.04.02 – Физика | ru |
| Располагается в коллекциях: | Магистерские диссертации
|
Skip navigation