Please use this identifier to cite or link to this item: https://elib.utmn.ru/jspui/handle/ru-tsu/7731
Full metadata record
DC FieldValueLanguage
dc.contributor.authorPisarev, A. D.en
dc.contributor.authorBusygin, A. N.en
dc.contributor.authorEbrahim, A. Kh. A.en
dc.contributor.authorUdovichenko, S. Yu.en
dc.contributor.authorПисарев, А. Д.ru
dc.contributor.authorБусыгин, А. Н.ru
dc.contributor.authorИбрагим, А. Х. А.ru
dc.contributor.authorУдовиченко, С. Ю.ru
dc.date.accessioned2022-05-27T05:46:32Z-
dc.date.available2022-05-27T05:46:32Z-
dc.date.issued2020-
dc.identifier.citationМоделирование процессов декодирования информации в выходном устройстве биоморфного нейропроцессора / А. Д. Писарев [и др.]. – Текст : электронный // Вестник Тюменского государственного университета. Серия: Физико-математическое моделирование. Нефть, газ, энергетика / главный редактор А. Б. Шабаров. – Тюмень : Издательство Тюменского государственного университета, 2020. – Т. 6, № 4(24). – С. 179-193.ru
dc.identifier.issn2411-7978-
dc.identifier.issn2500-3526-
dc.identifier.urihttps://elib.utmn.ru/jspui/handle/ru-tsu/7731-
dc.description.abstractThis publication is the series of articles continuation on the creation of neuroprocessor nodes based on a composite memristor-diode crossbar. The authors have determined the principles of modifying the pulse information into a binary code in the output device of the neuroprocessor, implemented in a logical matrix based on a new electronic element – a combined memristor-diode crossbar. The processing of pulse signals is possible in the logical matrix, since one layer of the matrix is a set of logical AND or OR gates with arbitrarily connected inputs. The authors have proposed two solutions to the problem of decoding pulses from a population of neurons in the output device, coming from the hardware neural network of the neuroprocessor, into standard binary signals. The first solution involves the two layers use of a logical matrix and a pulse generator. The compactness of the second solution is achieved due to the presence of a binary number generator, which allows to get rid of one layer of the logical matrix. This article presents the SPICE modeling results of the decoding pulsed information process signals into binary format and confirms the operability of the output device electrical circuit. The originality of the device operation lies in the switching of the generator signals by the logical matrix to the neuroprocessor output based on the time delay of the input pulse from the hardware neural network. The use of the memristor logical matrix in all nodes of the neuroprocessor, including the input device, makes it possible to unify the element base of the neuroprocessor complete electrical circuit, as well as its power supplies.en
dc.description.abstractНастоящая публикация является продолжением цикла статей по созданию узлов нейропроцессора на основе комбинированного мемристорно-диодного кроссбара. Определены принципы модификации импульсной информации в двоичный код в выходном устройстве нейропроцессора, реализуемые в логической матрице на основе нового элемента электроники – комбинированного мемристорно-диодного кроссбара. В логической матрице возможна обработка импульсных сигналов, поскольку один слой матрицы представляет собой набор логических вентилей «И» или «ИЛИ» с произвольно подключаемыми входами. Предложены два решения задачи декодирования импульсов от популяции нейронов в выходном устройстве, поступающих из аппаратной нейросети нейропроцессора, в стандартные двоичные сигналы. Первое решение предполагает использование двух слоев логической матрицы и генератора импульсов. Компактность второго решения достигается за счет наличия генератора двоичных чисел, что позволяет избавиться от одного слоя логической матрицы. Представлены результаты SPICE моделирования процесса декодирования импульсных информационных сигналов в двоичный формат и подтверждена работоспособность электрической схемы выходного устройства. Оригинальность работы устройства заключается в коммутации логической матрицей сигналов генератора на выход нейропроцессора на основе временной задержки входного импульса из аппаратной нейронной сети. Использование мемристорной логической матрицы во всех узлах нейропроцессора, включая выходное устройство, позволяет унифицировать элементную базу полной электрической схемы нейропроцессора, а также источников ее электропитания.ru
dc.description.sponsorshipРабота выполнена при финансовой поддержке РФФИ в рамках гранта № 20-37-90003.ru
dc.format.mimetypeapplication/pdfen
dc.language.isoruen
dc.publisherИздательство Тюменского государственного университетаru
dc.relation.ispartofВестник Тюменского государственного университета. Серия: Физико-математическое моделирование. Нефть, газ, энергетика. – 2020. – Т. 6, № 4(24)ru
dc.subjectnanoelectronicsen
dc.subjectneural networksen
dc.subjectdistributed computingen
dc.subjectbiomorphic neuroprocessoren
dc.subjectcomposite crossbaren
dc.subjectmemristoren
dc.subjectнаноэлектроникаru
dc.subjectнейронные сетиru
dc.subjectраспределенные вычисленияru
dc.subjectбиоморфный нейропроцессорru
dc.subjectкомбинированный кроссбарru
dc.subjectмемристорru
dc.titleМоделирование процессов декодирования информации в выходном устройстве биоморфного нейропроцессораru
dc.title.alternativeSimulation of information decoding processes in the output device of the biomorphic neuroprocessoren
dc.typeArticleen
dc.typeinfo:eu-repo/semantics/publishedVersionen
dc.typeinfo:eu-repo/semantics/articleen
local.description.firstpage179-
local.description.lastpage193-
local.issue4(24)-
local.volume6-
local.identifier.uuid9aef17d9-e382-44ed-b193-16e711942a47-
local.identifier.handleru-tsu/7731-
dc.identifier.doi10.21684/2411-7978-2020-6-4-179-193-
Appears in Collections:Вестник ТюмГУ: Физико-математическое моделирование. Нефть, газ, энергетика

Files in This Item:
File Description SizeFormat 
fizmat_2020_4_179_193.pdf1.66 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.