Электрические схемы и топология ячеек памяти на базе мемристоров для сверхбольших матриц

Abstract

В работе рассматривается применение нового элемента наноэлектроники – мемристора в качестве запоминающего элемента в составе матрицы запоминающего устройства и логической матрицы. Целью работы является разработка ячеек памяти на базе мемристоров. В ходе разработки были учтены типовые недостатки, характерные для существующих электрических схем запоминающих устройств с участием мемристоров, разработаны два вида ячеек на базе мемристоров для использования в составе запоминающих матриц. Работоспособность разработанных ячеек и матриц на их основе была проверена путем моделирования в программе-симуляторе электронных интегральных схем LTspice. Предложена топология разработанных матриц, технология изготовления которой может быть реализована на существующем оборудовании, применяемом при создании КМОП электроники.